This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-366436

(43) Date of publication of application: 20.12.2002

(51)Int.CI.

G06F 12/14

G11C 16/02

(21)Application number: 2001-168947 (71)Applicant: HITACHI LTD

(22) Date of filing:


05.06.2001

(72)Inventor: SAITO TOSHIYUKI

FUKUSHIGE TATSUHIRO

OTA SHINYA

(54) CIRCUIT AND METHOD FOR PREVENTING ERRONEOUS ERASURE AND ERRONEOUS WRITING OF NON-VOLATILE MEMORY



(57) Abstract:

PROBLEM TO BE SOLVED: To prevent the erroneous erasure and erroneous writing of a nonvolatile memory.

SOLUTION: This circuit or system having a nonvolatile memory reloadable for each memory block is provided with a protection area (address) designating part, a protection release signal deciding part, and a #WE(write enable) control deciding part so that the erroneous erasure or erroneous writing of non-volatile memory data due to the malfunction of a program can be prevented by controlling a #WE(write enable) signal to the non-volatile memory. Therefore, even at the time of performing erasure or writing to a protection area in a protection non-releasing state, the #WE control is suppressed so that it is possible to prevent the erroneous erasure or erroneous writing of the protection area due to the malfunction of the program.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本图特許庁 (JP)

(12) 公開特許公報(A)

(11)特許山銀公開番号 特開2002-366436 (P2002-366436A)

(43)公開日 平成14年12月20日(2002.12.20)

(51) Int.CL'	織別配号	FI	テーマコー)*(参考)	
G06F 12/14	310	G06F 12/14	310D 5B017	
G11C 16/02		G11C 17/00	601P 5B025	

密査證求 京韶求 語求項の数10 OL (全 7 四)

(21)山蘇番号	特配2001 - 169947(P2001 - 169947)	(71)出順人			
			株式会社日立製作所		
(22) 出版日	平成13年6月5日(2001.6.5)	東京都千代田区村田駿河台四丁目 6 番地			
		(72) 発明者	斉藤 鍛之		
			神奈川県横浜市戸塚区戸塚町218路地 株		
			式会社日立製作所通信事業部内		
		(72)發明者	福成 辰神		
			神奈川県横浜市戸塚区戸塚町216番地 株		
			式会社日立製作所通信事業部內		
		(74)代銀人			
		(14)169:37			
		Į	弁理士 作田 康夫		
			最終質に統令		


(54) 【発明の名称】 不揮発性メモリ誤消去、誤者込み防止回路及び方法

(57)【要約】

【課題】不揮発性メモリの誤消去・誤書き込みを防止する。

【解決手段】メモリブロック母に書替え可能な不得発性メモリを有する回路またはシステムにおいて、保護エリア(アドレス)指定部、保護解除信号判定部、#WE(ライト・イネーブル)制御判定部を備え、不輝発性メモリへの#WE(ライト・イネーブル)信号を制御し、プログラムの誤動作などによる不復発性メモリデータの誤消去や誤書を込みを防止する。

【効果】保護非解除状態において保護エリアに消去や書き込みを実施しても#WE制御を抑制する構成を取っている為、プログラムが誤動作しても保護エリアの誤消去や誤書き込みを防止する事が可能である。



【特許請求の節囲】

【韻水項】】複数のメモリブロックを有し、メモリブロ ック毎に電気的に含き替え可能な不得発性メモリに対す る誤消去・誤痉き込みを防止する回路において、前記不 **担発性メモリに対する競み出し/音を込み制御部と、前** 記誤消去・誤容き込みを防止し保護するメモリエリアを 指定する保護エリア指定部と、保護解除信号を判定する 保護解除判定部と、前記保護解除判定部の出力と前記保 **誕エリア指定部の出力と読み出し/珍さ込み制御部出力** の#WE(ライト・イネーブル)制御信号と同出力のア 10 ドレス制御信号とから不移発性メモリへの#WE制御信 母を判定する#WE制御判定部を備え、保護非解除状態 のときに保護エリア指定部にて指定されたメモリエリア に対し消去や意き込みを実施しても不得発性メモリに対 する#WE端子副御を抑制する手段と、保護解除状態に おいては、同メモリエリアに対し消去や昏き込みを可と する手段とを設け、保護非解除状態において消去や書き 込みを禁止し、保護解除状態において前記メモリエリア に対し消去や窓き込みを可とする亭を特徴とする不揮発 性メモリ誤音を込み防止回路。

【翻求項2】翻求項1において、見に前記保護エリア指 定部に保護エリア記憶音換え処理部を備え、外部からの 指示により、保護エリアの指定変更を可とすることを特 徴とする請求項 1 記載の不得発性メモリ誤書き込み防止 回路.

【韻求項3】請求項1において、更に保証解除判定部に 通常不揮発性メモリに供給する電圧よりも高い電圧を検 出する高電圧検出回路を備え、不担発性メモリに通常供 給する信号電圧よりも高い電圧が保護解除信号として入 力された場合に、誤消去・誤書き込みを防止し保護する 30 メモリエリアの保護解除を指示する保護解除信号におい て、保護解除することを特徴とする額求項1記載の不担 発性メモリ誤容を込み防止回路。

【請求項4】請求項1において、更に保護解除判定部に 保護解除パターン記憶部と保護解除パターン判定部を債 え、前記消去・誤書き込みを防止し保護するメモリエリ アの保護解除を指示する保護解除信号から入力されたパ ターンと、保護解除パターン記憶部に記憶されている保 護解除パターンとの照合をとり、同じパターンと判定さ れた場合に保護解除することを特徴とする請求項1記載 40 の不拇発性メモリ誤音を込み防止回路。

【請求項5】請求項1において、更に保護解除判定部に 通常不穏発性メモリに供給する電圧よりも高い電圧を検 出する高電圧検出回路と、保証解除パターン記憶部と保 護解除パターン判定部と、保護解除に使用する外部入力 を2入力償え、一方の外部入力からは不恒発性メモリに 週常供給する信号電圧よりも高い電圧が入力され、か つ、もう一方の外部入力からは保護解除パターン配錠部 に記憶されている保証解除パターンと同じパターンが入 力された場合に保護解除することを特徴とする鼬水項1~50~は、パソコンなどの観器で起跡用ブートプログラムを不

記載の不揮発性メモリ誤録き込み防止回路。

【請求項6】請求項4又は請求項5において、予め定め た任意のパターンを、保護解除パターンとすることを特 徴とする不損発性メモリ誤窓を込み防止回路。

【調求項7】複数のメモリブロックを有し、メモリブロ ック毎に電気的に含き替え可能な不獨発性メモリに対す る誤消去・誤容を込みを防止する手段と、前記不獨発性 メモリに対する読み出し/容き込み副御部と、前記誤消 去・誤合を込みを防止し保證するメモリエリアを指定す る保證エリア指定部と、保證解除信号を判定する保護解 除判定部と、前記保護解除判定部の出力と前記保護エリ ア指定部の出力と読み出し/ 存き込み副御部出力の#W E (ライト・イネーブル) 副御信号と同出力のアドレス 制御信号とから不恒発性メモリへの#WE制御信号を判 定する#WE制御判定部を備えた不獨発性メモリ回路の 誤消去、誤合込み防止方法において、前記不得発性メモ リが保護非解除状態にあるとき上記保護エリア指定部に て指定されたメモリエリアに対し消去や書き込みを実施 しても不損発性メモリに対する#WE端子制御を抑制 し、消去や春き込みを禁止し、保護解除状態のとき上記 メモリエリアに対し消去や窘き込みを可とする寒を特徴

とする不担発性メモリ誤容さ込み防止方法。

【鷗水項8】前記保護エリア指定において、前記不揮発 性メモリのメモリブロック毎に保護エリアを指定し、か つ、単一もしくは複数のメモリブロック保護を指定可と することを特徴とする請求項7記載の不揮発性メモリ誤 春き込み防止方法。

【翻求項9】前記保証エリア指定において、前記不揮発 性メモリのアドレス毎もしくは任意のアドレス範囲に保 誕エリアを指定し、かつ、単一もしくは複数のメモリエ リア保証を指定可とすることを特徴とする請求項?記載 の不揮発性メモリ誤替き込み防止方法。

【顧水項10】誤消去・誤魯を込みを防止し保護するメ モリエリアの保護解除を指示する保護解除信号におい て、信号のHレベル/しレベルを保護解除/保護非解除 し、またはその逆の組合せとすることを特徴とする請求 項?~9記載の不揮発性メモリ誤書き込み防止方法。

【発明の詳細な説明】

[0001]

【発明の周する技術分野】本発明は、メモリブロック毎 に容き替え可能な不揮発性メモリを有する回路またはシ ステムに閉し、特にプログラムの誤動作などによる不損 発性メモリデータの誤消去や誤音を込みを防止する方法 に関するものである。

[0002]

【従来の技術】近年、データの登替が可能であり、さら に電源所などの際でも記憶データをそのまま保持可能な EEPROMやフラッシュメモリなどの不担発性メモリ を配位デバイスとして搭載する級器が増えている。例え 3

担発性メモリに保存して使用する場合には、ブートプロ グラムの誤消去、誤者き込みを防止するため、最初の替 込み後にデータ保護を実施する必要がある。

【0003】従来、不担発性メモリはメモリブロックへの誤消去・誤客込み防止方法として、不担発性メモリの特定の制御過子に通常供給する信号管圧よりも高い電圧を供給することにより、またはそれに加えて制御コマンドをアドレス副御過子やデータ過子に投入することにより誤審込みを防止する不揮発性メモリが具備する機能を活用して保護を設定するのが一般的である。

【0004】また他の誤意込み防止方法としては、特開平5-67758号公報のようにメモリブロック毎の消去状態か脅込み状態かを記憶する脅込み状態記憶回路を備え、脅込み制御を衰離する前に脅き込み状態記憶回路の当敗メモリブロックに対する脅込み状態を調べてから脅込み助作を実施する方法がある。

【①①①5】また別の誤審込み防止方法としては、特別 リの 平11-306085号公報のように特定プロック指定 する記憶部と保護指定記憶部とを償えるととによって、プロ 誤る ラク保護を二重化し、不揮発性メモリへの音込み動作を 20 る。 禁止する方法がある。

【0006】さらに別の誤容込み防止方法としては、特開2001-14872号公報のようにソフトウェアの起動検出回路や電源投入検出回路を備え、回路やシステムの動作が不安定になる可能性が高い起動直後や電源投入直後の一定時間、不恒発性メモリへの書込み動作を禁止する方法がある。

[0007]

【発明が解決しようとする課題】しかしながら、従来のように通常供給する選圧(例えば5V)より高い選圧(例えば12V)を不揮発性メモリのある制御端子に投入してメモリブロックの保護を実施する方法では、図9に示したようにフラッシュメモリを副御する競み出し/ 書込み制御部側に通常より高耐圧の素子を用意し、内部で高選圧を供給する電源と通常供給用の電源の二つを用意するか、図10に示したようにスイッチを設け、高端圧供給時にはスイッチを切替えるような回路が必要となる

【0008】また特開平5-67758号公銀による方 法は、メモリの上音きという誤音き込みの防止と、既に 40 競エリアと指定することができる。 消去済みのメモリエリアの消去を実施しない方法であ り、保護メモリエリアの誤消去防止については考慮され 外部入力/保護解除信号11が日レイ ていない。 定信号1=日レベル(保護解除)と

【0009】特開平11-306085号公報による方法では、ブロック保護機構を二盘化するためにリソースが2倍必要であり、コストアップとなる。また、いざ保護しているメモリブロックに対しデータの音き換えを実施したい時の保護解除操作として、二益の保護解除を並列処理で実施できる形態とはなっていない為、保護解除処理に時間がかかる亭が予想される。

【0010】特開2001-14872号公報による方法では、起助時やシステム障害時などの一定時間のみの対策であり、設定した一定時間を過ぎてしまった後の誤消去や誤音を込み防止という恒常的な対策方法とはなっていない。

[0011]

【課題を解決するための手段】このような課題を解決する為に本発明では、メモリブロック毎に音替え可能な不 揮発性メモリを育する回路またはシステムにおいて、保 10 誕エリア指定部、保護解除判定部、#WE(ライト・イネーブル)制御判定部を備え、不揮発性メモリへの#WE(ライト・イネーブル)倡号を制御し、プログラムの 誤動作などによる不揮発性メモリデータの誤消去や誤替き込みを防止することを特徴とする。

[0012]

【発明の実施の形態】以下、本発明による不揮発性メモリの誤者込み・誤消去防止方法を図面により詳細に説明する。図1は本発明の一実施形態による不揮発性メモリ誤密を込み防止制御回路の構成を示すプロック図である

【①①14】図1において、保護エリア指定部4は、同一の不揮発性メモリまたは別の不揮発性メモリ、あるいは論理回路で構成することにより、不揮発性メモリのメモリブロック毎に単一または複数のメモリブロックを保証エリアと指定することができる。

【①①15】また図1において、保護解除判定部らは、外部入力/保護解除信号 N がHレベルの時、保護解除判定信号 1 = Hレベル(保護解除)とし、同Lレベルの時、保護解除判定信号 1 = Lレベル(保護非解除)とする。

【10016】次に本実施形態の動作について説明する。 【10017】不郷発性メモリ2に対する読み出し(リード)制御の場合の動作について説明する。リード制御に際し、競み出し/音き込み制御部1は、アドレス制御信50 号dに読み出したい不復発性メモリ2のアドレスをセッ

トし、適したタイミングで#CE制御信号a=Lレベ ル、#OE制御信号b=Lレベルにセットする。すると 不綱発性メモリ2のアクセスタイミングに従い、データ 制御信号cに不揮発性メモリ2のデータが出力される。 この不穏発性メモリデータの読み出しの際には、#WE 制御信号(1)e および#WE制御信号(2) f はHレベル状 盛のまま保持され、保護エリア指定部4や保護解除信号 判定部5, 井WE制御判定部3も関与せず、よって不損 発性メモリデータの読み出しは自由に実施できる(図2 項番1)。

【0018】次に不揮発性メモリ2に対する消去・書き 込み(ライト)制御の場合の動作について説明する。 【りり19】魯さ込み制御時に保護解除判定信号i=L レベル (非解除) 状態で、保護エリアと同じプロックを アドレス制御信号で指定した場合には、不恒発性メモリ 2への#WE制御信号(2) fをHレベル状態を保持する ように制御し、保護エリアの消去・書き込みを禁止さ せ、データを保護する(図2項番2)。

【0020】保護解除判定信号」=Lレベル(非解除) 号で指定した場合には、不揮発性メモリ2への#WE制 御信号(2) f を#WE副御信号(1) e と同様にLレベル制 御し、消去・容き込みを許可する(図2項番3)。

【0021】保護解除判定信号!=Hレベル(解除)状 懲の場合には、保護エリアやアドレス副御信号に依ちず #WE制御信号(2) f は、#WE制御信号(1) e と同様に 制御し、消去・書き込みを許可する(図2項香4、項番 5).

【0022】以上のような副御に従い、通常は保護解除 判定信号:=しレベル(非解除)状態にしておくこと で、任意に設定した保護エリアの誤消去・誤合き込みを 防止することができ、仮に保護エリアのデータ書き替え を実施したいときにも保護解除判定信号1=Hレベル (解除) 状態に設定するように外部入力/保護解除信号 hを副御することによって容易に書き替えを実施するこ とが可能となる。

【0023】前述において、誤消去・誤書き込みを禁止 する単位をメモリブロック毎に設定しているが、第2の 実施形態として、誤音を込み防止を、アドレス毎または 任意のアドレス範囲で保護する亭も可能である。この場 40 台、図3に示すように保護エリア指定部4の保護アドレ ス記憶部8にアドレス値を記憶する。第2の真鍮形態に よれば、アドレス毎に保護エリアを設定できる為、より 柔軟な保護およびメモリ副御が可能となる。なお消去 は、メモリデバイスの構造的にメモリブロック毎の一括 消去となる為、アドレス毎の誤消去防止はできない。

【0024】図4は、第1の裏施形態の保護エリア指定 部の変形例である第3の実施形態である。図4では、保 簸エリア指定部4に保護エリア記憶器換え処理部10を 備え、外部入力/保護エリア記憶部香換え指示」に従

い、容換え制御kを実施し、保護エリアの変更を可能と している。ことで保護エリアとは、前述のとおりメモリ プロックでもアドレスでも良い。第3の実施形態によれ は、阪数アップなどで保護したいデータのサイズや格納 エリアが変更になっても、それに追随して保護エリア指 定を柔軟に変更し対応することが可能となる。

【0025】図5は、第1の実施形態の保護解除判定部 の一変形例である第4の実施形態である。図5では、保 護解除判定部5に保護解除バターン記憶部12と保護解 除パターン判定部11を備え、保護解除パターン記憶部 に記憶されたパターンと保護解除信号 h が同一の場合。 保護解除判定信号!= Hレベル(保護解除)とする。図 6は、図5の実施形態に従った保護解除の一例である。 図6の項番1は、保護解除信号h(0x5F)と保護解 除パターン(りょうう)が異なる為、保護解除判定信号 1=しレベル(保護非解除)とする。項番2は、保護解 除信号h (0 x 5 5) と保護解除パターン (0 x 5 5) が同一のため、保護解除判定信号 := Hレベル (保護解 除)とする。なお、保護解除パターンは予め定めた任 状態で,保護エリアと異なるブロックをアドレス副御信 20 意のパターンが使用可能である。第4の実施形態によれ は、保護解除信号かにおける雑音などによる誤動作、誤 春き込みを防止することができる。

> 【0026】図7は、第1の実施形態の保護解除判定部 の他の一変形例である第5の実施形態である。図7で は、保護解除判定部5に高電圧検出回路13を備え、外 部入力信号!に通常使用する電圧(例えば5V)より大 きな、子め定めた電圧(例えば12V)が入力された場 台に保護解除判定信号!=Hレベル(保護解除)とす る。第5の実施形態によれば、保護解除信号れにおける 30 雑音などによる誤動作、誤書き込みを防止することがで

【0027】図8は、第1の実施形態の保護解除判定部 のさらに他の一変形例である第6の実施形態である。図 8では、保護解除判定部5に保護解除バターン記憶部1 2と保護解除バターン判定部11と高電圧検出回路13 を備え、保護解除パターン判定部11の判定出力mと高 電圧検出回路 1 3 の判定出力n との論理論を取り、判定 出力の=Hレベル(保護解除)、かつ、判定出力の=Hレ ベル(保護解除)のときだけ、保護解除判定信号i=H レベル (保護解除) とする方法である。第6の実施形態 によれば、保護解除の操作を二つの外部入力から判定す ることで雑音などによる誤動作、誤書き込みを防止する 卒ができる。

[0028]

【発明の効果】以上説明したとおり、本発明によれば, 保護非解除状態において保護エリアに消去や書き込みを 実施しても#WE制御を抑制する機成を取っている為。 プログラムが誤動作しても保護エリアの誤消去や誤母き 込みを防止する率ができ、また保護解除信号をパターン 50 で判定するなどしたことにより、維音などによる誤励作 7

の防止もできる。

【図面の簡単な説明】

【図1】本発明の一度施形態である不得発性メモリ誤音 き込み防止制御回路の構成を示すブロック図である。

【図2】図1の実施形態に従った保護側である。

【図3】本発明の第2の実施形態の構成を示すプロック図である。

【図4】本発明の第3の実施形態の構成の一部を示すプロック図である。

【図5】本発明の第4の実施形態の構成の一部を示すブ 10 ロック図である。

【図6】本発明の第4の実施形態による保護例である。

【図7】 本発明の第5の実施形態の構成の一部を示すブロック図である。

【図8】本発明の第6の実施形態の構成の一部を示すプロック図である。

【図9】従来のブロック保護の一例を示すブロック図である。

【図10】従来のブロック保護の他の一例を示すブロック図である。

【符号の説明】

- 1 競み出し/舎込み制御部
- 2 不揮発性メモリ
- 3 #WE副御判定部

*4. 保護エリア指定部

- 5 保護解除判定部
- 6 保護ブロック記憶部
- 7 保護解除信号判定部
- 8 保護アドレス記憶部
- 9 保護エリア記憶部
- 10 保護エリア記憶音換え処理部
- 11 保護解除パターン判定部
- 12 保護解除パターン記憶部
- 13 高電圧検出回路
- a #CE副御信号
- b #OE副副信号
- c データ副御信号
- d アドレス副御信号 e #WE副御信号(1)
- A HERESIANES ...
- f #WE副卻信号(?)
- g 保護エリア指定部信号
- h 外部入力/保護解除信号
- 保護解除判定信号
- 20 j 外部入力/保護エリア記憶部書換え指示
 - k 音換え制御
 -) 外部入力信号
 - m 保護解除判定部 判定出力
- n 高電圧検出回路 判定出力

[図1]

20 1

ACESHAGH 対対な を必要に入 不得分性 # BOSHBO マカセンラギ アドレス制御在号 (1) @ 81**48**(#370% 民國=97 協定部 477巴田的 保留かけ紀禄系 信务包 13 12×07 制定部 祝定信号 汉字解译句走街 848BB 7、 4個人カノ 保罗斯学信号 **保西州政**信号 如水林


【図2】


32


項書	#C8 tt	a ob b	TAR (I)	保護所執 信号 b	张瓒;"四++ 基	アドレス d	1 (2)	(F4
1	L	Ľ	и	х	601	×	н	リードゼロの
8	L	H	Ľ	Ĺ	603	601	H	5个科学 保徒
3	Ľ	н	L	·	100	002	L	ライト乳の 多浸透
4	L	н	L	Ħ	001	001	ı	ライトを次め 東京後
5	L	Э	Ŀ	ਮ	001	002	L	ライトの次の 非保証

L:Lowisse H:Historis X:S:S

001 or 002:プロリプロックを号







フロントページの統き

(72) 発明者 太田 慎也 神奈川県衛浜市戸塚区戸域町 216番地 株 式会社日立製作所通信事業部内

Fターム(参考) 58017 AA02 AA04 BA01 CA11 58025 AD01 AD14 AE08